المساحة الإخبارية

تقنية التجميع الذاتي Self Assembly تُظهر قدراتٍ كبيرة بتوسيع قانون مور

قد تُساعد الجُزيئات البوليمرية المُكوّنة عبر تقنية “التجميع الذاتي Self Assembly” لتُشكّل أنماطاً محددة، قد تساعد في مجال صناعة أنصاف النواقل، بشكلٍ يُساهم بتكوين ترانزستورات أصغر من المُستخدمة في الوقت الحالي.

هذه الأوقات هي أوقاتٌ عصيبة لمهندسي الرُقاقات الحاسوبية، فالتقنية المَطلوبة من أجل رسم ملامح وخصائص الأجيال المُقبلة من الرقاقات الحاسوبية لا تزال غير جاهزة، وهو أمرٌ هام من أجل الصناعة التقنية.

فوفقاً لقانون مور، يجب على حجم الرقاقة الحاسوبية أن ينقص بمقدار النصف، مع زيادة في أداء الرقاقة بمقدار الضعف، وذلك كل 18 شهر. هذا القانون – وهو قانون تجاري وليس علمي – يُمثّل الحاجة المُتزايدة للشرائح والرُقاقات الحاسوبية مُتزايدة السرعة والأداء. وبما أن اللبنة الأساسية للشرائح الحاسوبية هي الترانزستور، فإن عملية تصغير حجم الرقاقة وزيادة سرعتها، يعني تصغير حجم الترانزستور الواحد وزيادة سرعته وتحسين مميزاته وقدراته. كلما صغر الترانزستور، كلما أمكن وضع عدد أكبر من الترانزستورات على الشريحة، وكنتيجة، فهذا يعني ذاكرة ذات حجم أكبر، أو معالج ذو قدرة معالجة أفضل…وهكذا.

التقنيات الحالية المستخدمة بمجال تصنيع الرقاقات الحاسوبية تعتمد على مبدأ “الطباعة الحجرية Lithography”، وعلى الرغم من إدخال العديد من التطويرات والتحديثات عليها، يبدو أن هذه التقنية قد بدأت بالوصول لحدودها القصوى، من حيث القدرة على زيادة عدد الترانزستورات في الرقاقات الحاسوبية، وتصغير أبعاد الترانزستور الواحد. هذا الأمر، يستدعي تطويراً في التقنية وطرق التصنيع نفسها، سواءً كان الأمر يعني تطوير الطرق الحالية، أم اللجوء للطرق البديلة.

تقنية “الطباعة الحجرية باستخدام الأمواج فوق البنفسجية الفائقة EUV Lithography” لا تزال بعيدةً عن الاستخدام. على الرغم من أن الطريقة تعمل، إلا أن مصادر الأشعة فوق البنفسجية غير قوية بشكلٍ كافي لحفر وتخطيط الرقاقات الحاسوبية بالسرعة المطلوبة من أجل التصنيع بكمياتٍ كبيرة. في عام 2012، قامت شركة Intel باستثمار 4 مليار دولار في الشركة الألمانية ASML – وهي شركة تقوم بتزويد المُصنعين بالتجهيزات اللازمة – من أجل دعم العمل المُتعلق بجعل التقنية مُكتملة. ومن ذلك الوقت، قامت كل من سامسونغ و TSMC الرائدة بمجال تصنيع الرقاقات الحاسوبية بإضافة 375 مليون دولار لجهود البحث التي تقوم بها شركة ASML، ولكن حتى الآن لا يوجد أي مؤشر حقيقي على معرفة متى ستكون تقنية EUV Lithography جاهزة.

من ناحيةٍ أخرى، يبدو أن هنالك بديلاً جذرياً لتقنية الطباعة الحجرية، وبشكلٍ قد يكون أكثر فعالية. هذا الحل هو “التّجميع الذاتي المُوّجه Directed Self Assembly” والذي يتضمن استخدام مَحاليل من المُركبات الكيميائية المعروفة باسم ” Block copolymers” والتي تقوم بتجميع بعضها البعض إلى أشكالٍ نظامية ومعروفة.

تتكون مركبات Block Copolymers من عدة وحدات (أو كُتل) والتي تميل لأن تكون مُنفصلةً عن بعضها البعض (مثل الماء والزيت)، وفي حال تم ترك هذه المركبات لوحدها دون أي تأثير، فإنها تميل لأن تقوم بتشكيل أنماطٍ دوامية مشابهة لشكل بصمة الإنسان. ولكن إذا تم توجيه هذه المركبات عبر مُوّجهٍ كيميائي مَصنوع بتقنية الطباعة الحجرية التقليدية، يمكن حينها لهذه المركبات أن تنتج الأشكال المحددة والمطلوبة منها. الأشكال والأنماط النهائية التي تم الحصول عليها ستكون ذات تفاصيل أصغر وأدق من الأشكال والأنماط المُعدة مسبقاً. النمط أو الشكل النهائي الذي تم الحصول عليه من خلال هذه العملية يمكن استخدامه كنموذج أو قالب من أجل العملية الكيميائية التي سيتم عبرها رسم وتحديد الخصائص في الرُقاقة السليكونية المُستخدمة من أجل تصنيع الرقاقة الحاسوبية.

آن ستيغن، نائبة رئيس قسم تطوير العمليات التقنية في مركز IMEC – وهو مركز بحثي مختص بمجال الالكترونيات الصغرية في بلجيكا – قالت في المؤتمر الصناعي لأنصاف النواقل بسان فرانسيسكو أن تقنية التجميع الذاتي تبدو قادرةً على توسيع عمر الخدمة لتقنية الطباعة الحجرية المستخدمة حالياً، وذلك كحلٍ بديل لتقنية EUV. في الوقت الحالي، فإن مركز IMEC قد أصبح قادراً على إنتاج بنى شبيهة بالترانزستورات بتصميم مشابه للتصميم الذي تستخدمه شركة Intel في رقاقاتها، وتمتلك خصائص متميزة حتى درجة 14 نانومتر. تقول آن ستيغن بهذا المجال :” نحن ننتظر الآن أن تصبح تقنية EUV جاهزةً للاستخدام بمجال التصنيع، وعلى الرغم من ذلك، فإن البدائل موجودة “.

قام مركز IMEC بتنفيذ أول خط تصنيع قادر على استخدام تقنية التجميع الذاتي في عام 2012، وقد تركز العمل هنالك على تقليل الأخطاء في البنى المصنعة اعتماداً على التجميع الذاتي عبر تحسين نوعية المواد المستخدمة وتحسين تصاميم الأنماط مسبقة الصنع. قدرت ستيغن أن التقنية ستكون جاهزة للاستخدام بمجال التصنيع بكمياتٍ كبيرة بحلول عام 2017، ومن المفترض أن تكون الترانزستورات المصنعة وفقها تمتلك ميزات وخصائص حتى حدود 7 نانومتر. حالياً، فإن أصغر ترانزستور مستخدم في عمليات التصنيع التجارية يمتلك خصائص وميزات حتى 14 نانومتر.

قامت أيضاً جامعة نيويورك بافتتاح خط إنتاج تجريبي يستخدم تقنية التجميع الذاتي الموجه، وذلك ضمن مركزها المتخصص بالهندسة في المجال النانوية Nanoscale Engineering. يقول البروفيسور كريستوفر بورست – المتخصص بمجال الهندسة النانوية – أنه يمكن في الوقت الحالي تكوين مصفوفات من الخطوط المتكررة والبنى المشابهة للزعانف بدقة تبلغ 18 نانومتر. ” لقد قمنا بتطوير بعض البنى الجيدة والتي يمكن أن تجد طريقها لمجال عمليات تصنيع الأجهزة “.

بكل الأحوال، لا تزال تقنية التجميع الذاتي غير متوافقة مع عمليات التصنيع بكمياتٍ كبيرة، حيث يوجد بعض المشاكل التي تتطلب حلولاً، مثل إيجاد طرق لضمان نقاوة المواد المجمعة ذاتياً لتقليل التشوهات. يجب على الصناعة أيضاً أن تقوم بتطوير أدوات مساعدة لمصممي الرقاقات على العمل مع الأنماط التي تستخدم من أجل توجيه عملية التجميع الذاتي، وذلك بهدف الوصول للتصميم النهائي المطلوب.

المصدر: موقع مجلة MIT Technology Review

مقالات ذات صلة

زر الذهاب إلى الأعلى